Prozeßschritte zur Testfallauswahl bei der Testfallgenerierung aus UML-Modellen
نویسندگان
چکیده
Mit Hilfe des vorgestellten Ansatzes soll eine Testfallauswahl im Rahmen einer automatisierten und modellbasierten Testfallgenerierung ermöglicht werden. Dazu wird das UML-Systemmodell entsprechend erweitert und ein mögliches Verfahren zur weiteren Informationsverarbeitung vorgestellt. Diese Testfallauswahl ist ein Teilprozeß eines Verfahrens zur Testfallgenerierung, welches aus UML-Modellen passende Testfälle in der gewählten Zielsprache mit Unterstützung einer Tool-Chain ableitet. In diesem Papier wird beschrieben, wie auf Basis von UML-Systemmodellen eine risikobasierte Testfallauswahl ermöglicht wird. 1 Ausgangssituation und Motivation Die gezielte Auswahl von Testfällen spielt insbesondere bei Regressionstests speziell bei einer automatisierten maschinellen Generierung einer Vielzahl von Testfällen eine große Rolle. Dabei sollte eine Auswahl anhand von verschiedensten Kriterien geeignete Testfälle identifizieren bzw. priorisieren und gleichzeitig die Fehleraufdeckungsrate im Vergleich zur Durchführung aller Testfälle möglichst konstant halten. Da man bei den hier betrachteten Black-Box-Tests keinen Einblick in den Aufbau der Programme hat, ist man bei der Auswahl auf bestimmte ergänzende Angaben angewiesen. Dabei soll die Testfallauswahl als Teilablauf in einen Gesamtprozeß einer Testfallgenerierung mit Hilfe von UML-Modellen eingebettet sein und diesen entsprechend ergänzen. Als problematisch kristallisiert sich hier die Fragestellung heraus, wie und vor allem welche Informationen, die die Datenbasis in Form von Kennzahlen für eine, mögliche risikobasierte (e.g. Risiko = Schadensausmaß x Eintrittswahrscheinlichkeit), Auswahl am Ende des Prozesses darstellen, in das UML-Modell bzw. in die einzelnen Diagramme eingebracht werden können. Weiters ist zu klären, wie die Informationen geeignet interpretiert werden können und der Zugriff auf diese in dem Generierungsprozeß erfolgt. Schließlich ist noch der Zeitpunkt der Auswahl zu diskutieren, bevor die durchzuführenden Testfälle automatisch mit Hilfe eines risikobasierten Verfahrens identifiziert werden. [vgl. beispielsweise Am05, CPS02, Ot99, Re04]. Hier stellen wir einen Ansatz zur Lösung der oben besprochenen Fragestellungen vor. Dabei stützen sich
منابع مشابه
Visualisierung überdeckter sowie zu überdeckender Modellelemente im modellbasierten Test
Verfahren zur automatischen Testfallgenerierung aus UML-Modellen sind Gegenstand vieler aktueller Forschungsund Entwicklungsarbeiten. Sowohl für die Bewertung dieser automatisch generierten Testfälle durch den Benutzer als auch für die Unterstützung der Fehlerfindung im Modell ist eine Visualisierung der dadurch erzielten Modellüberdeckung sehr hilfreich. Um dies zu ermöglichen, beschreibt dies...
متن کاملStrategien zur Testfallgenerierung aus SysML Modellen
Um die zunehmende Komplexität moderner Telematikund Infotainmentsysteme in den Griff zu bekommen und eine gleichbleibende Qualität der Produkte zu sichern, werden im Hause der Robert-Bosch/Blaupunkt GmbH neue Testkonzepte für den Systemtest solcher Systeme entwickelt. Dabei werden Teile der bislang informellen Spezifikation durch formalere Modelle auf Basis der Systems Modeling Language (SysML)...
متن کاملAutomatisierte Erzeugung von TTCN-3 Testfiällen aus UML-Modellen
Der Test von Software ist ein notwendiges, jedoch ressourcenintensives Unterfangen. Aus diesem Grund wurden verschiedene Ansätze entwickelt, die einzelnen Aspekte des Softwaretests zu automatisieren. In diesem Paper stellen wir einen Ansatz zur automatischen Testfallerzeugung für den modellbasierten Test vor. Dabei werden aus UML-Modellen eines Softwaresystems und der Beschreibung von Testszena...
متن کاملKonsistenz und Vollständigkeit industrieller UML Modelle
Mit steigendem Abstraktionsniveau wächst die Menge der möglichen Interpretationen eines UML Modells. Inkonsistenzen und Unvollständigkeiten verursachen Mehrdeutigkeiten und vergrößern die Menge der möglichen Interpretationen unnötigerweise. Dies gilt es zu verhindern. Dazu haben wir eine Reihe von Regeln entwickelt und in einem Werkzeug implementiert. Industrielle Fallstudien haben gezeigt, das...
متن کاملErfahrungen mit VHDL-AMS bei der Simulation heterogener Systeme
Zusammenfassung VHDL-AMS ist eine Hardwarebeschreibungssprache, mit der digitale, analoge und gemischt analogdigitale Systeme simulatorunabhängig modelliert werden können [2], [4], [11], . Der Standardisierungsprozeß der IEEE hat in diesem Jahr einen vorläufigen Abschluß erreicht. Kommerzielle Simulatoren, die VHDL-AMS-Beschreibungen zum Ausgangspunkt haben, befinden sich in der Entwicklung und...
متن کامل